



IPI—流水灯设计

一、创建工程


1、打开 Vivado2015.4, 选择 “Create New Project”, 创建一个新的工程。




2、进入新建工程向导。




3、点击 “Next”, 输入工程名并指定工程所在的目录, 确认勾选 “Create project subdirectory”。注意工程名及工程所在的路径中只能包括数字、字母及下划线, 不允许出现空格、汉字以及特殊字符等。




4、点击 “Next”，指定创建的工程类型，选择 “RTL Project”。




5、连续点击 “Next”。




6、进入器件选择界面，通过下拉按钮选择器件的系列、封装形式，速度等级和温度等级，在符合条件的器件中选中板卡对应的芯片。



7、点击“Next”，进入 Summary 界面查看所创建工程的相关信息。




8、点击“Finish”，打开创建的工程。




二、输入设计


9、在左侧“Flow Navigator”栏中的“Project Manager”下点击“Add Sources”，在弹出的窗口中选择“Add or create design sources”。




10、点击“Next”，选择“Create File”，输入文件名“clk_div”。




11、点击“OK”，然后点击“Finish”。



12、点击“OK”，在弹出的对话框中选择“Yes”。



13、在“Sources”窗口中的“Design Sources”下双击创建的源文件“clk_div.v”。




14、在右侧的文档编辑窗口，用 verilog 语言完成时钟分频模块 clk_div.v 的设计并保存。


```
module clk_div(
    clk,                //100MHz
    clk_sys             //1Hz
);
    input clk;
    output clk_sys;

    reg clk_sys = 0;
    reg [25:0] div_counter = 0;


    always @(posedge clk) begin
        if(div_counter>=50000000) begin
            clk_sys<=~clk_sys;
            div_counter<=0;
        end else begin
            div_counter <= div_counter + 1;
        end
    end
endmodule
```




15、在“Flow Navigator”栏中的“Synthesis”下点击“Run Synthesis”。右上角的进度条“Running synth_design”指示正在对工程进行综合。



16、综合完成后在弹出的对话框中点击“Cancel”。



17、在“Project Summary”中查看综合后的信息，在“Synthesis”一栏中显示综合完成“Complete”，并且没有错误或警告“No errors or warnings”。如果“Project Summary”页被关掉，可在工具栏中点击绿色的 Σ 符号打开。




三、IP 封装


18、在左侧“Flow Navigator”栏中的“Project Manager”下点击“Settings”，在弹出窗口的左侧一列选择“IP”。

在“Packager”标签页，将“Default Values”下的“Library”设为“user”，“Category”设为“/User_IP”，“IP location”设为“../ip_repo”。勾选“After Packaging”下的“Create archive of IP”、“Add IP to the IP Catalog of the current project”以及“Close IP Packager window”。取消勾选“Edit IP in IP Packager”下的“Delete project after packaging”。


设置完成后点击“Apply”，再点击“OK”。




19、点击菜单栏中的“Tools”->“Create and Package IP”。




20、点击“Next”。




21、选择“Packaging Options”下的“Package your current project”，点击“Next”。




22、记住此处“IP Location”指向的位置，也可通过点击右侧带省略号的按钮来给 IP 指定新的位置。点击“Next”。




23、点击“Finish”。




24、在“Package IP”标签页下，点击“Identification”可查看并修改 IP 的相关信息。




25、点击“Compatibility”，然后点击右侧的加号，选择第一项“Add Family Explicitly...”。




26、在弹出的“Add Family”窗口选中除了“artix7 (Artix-7)”之外的所有器件系列，点击“OK”。




27、点击“Customization GUI”，在右侧可以预览 IP 的信号接口，同时可以在“Component Name”处修改 IP 的名称。




28、点击“Review and Package”可查看 IP 的最终信息，此处要留意 IP 的根目录“Root directory”，确认无误后点击“Package IP”。




29、IP 封装完成后，在弹出的对话框中点击“OK”。



30、在菜单栏点击“File”->“Close Project”，在弹出的确认窗口中点击“OK”，关闭当前工程。




31、打开资源管理器，进入 IP 封装时指定的目录，可以看到用户封装自定义 IP 后生成的相关文件。




四、添加用户自定义 IP


32、按照文档开头的步骤，新建工程 “flow_led_bd”。




33、将刚刚打开的 IP 封装目录中的压缩包“xilinx.com_user_clk_div_1.0.zip”拷贝到当前工程目录，并右键选择“解压到 xilinx.com_user_clk_div_1.0”。




34、在左侧“Flow Navigator”栏中的“Project Manager”下点击“Settings”，在弹出窗口的左侧一列点击选中“IP”。进入“Repository”标签页，点击加号。




35、进入当前工程目录，选中刚刚解压出来的文件夹 xilinx.com_user_clk_div_1.0，点击“Select”。




36、在弹出的窗口中点击“OK”确认。



37、点击“Apply”，再点击“OK”。




38、在左侧“Flow Navigator”栏中的“Project Manage”下点击“IP Catalog”，在右侧“IP Catalog”标签页中，点击“User Repository”左侧的加号，再点击“User IP”左侧的加号，可以看到用户自定义 IP: clk_div_v1_0 已经被加添加到 IP 库中。




五、模块化设计


39、在左侧“Flow Navigator”栏中的“IP Integrator”下点击“Create Block Design”，在弹出的窗口中“Design name”一栏输入设计名称“flow_led_bd”。




40、点击“OK”，进入“Block Design”界面。




41、在“Diagram”图形界面左侧工具栏中点击“Add IP”，在弹出窗口中的搜索栏中输入“clk_div”，在列表中选择用户自定义的 IP: clk_div_v1_0。




42、双击“clk_div_v1_0”，将其添加到图形化界面。




43、选中刚刚添加的时钟分频模块，在图形化界面左侧的“Block Properties”窗口中修改模块名为“clk_div”。




44、在图形化界面左侧的工具栏中点击“Add IP”，在搜索栏中输入“counter”，双击“Binary Counter”将其添加到图形化界面。




45、将新添加的计数器模块重命名为“counter”，并通过鼠标左键选中该模块将其移动到界面上合适的位置。




46、双击“counter”模块，在弹出的窗口中对 IP 进行设置。在“Basic”标签页，确认“Output Width”设置为 16，点击“OK”。




47、将鼠标指针悬停在“clk_div”模块的“clk_sys”接口上，待其变成铅笔形状后，按下鼠标左键并拖拽到“counter”模块的“CLK”接口处，放开鼠标左键后可看到不同模块的两个接口信号被连接起来。




48、将鼠标指针悬停在“counter”模块的“Q[15:0]”接口上，待其变成铅笔形状时单击左键，可以看到“Q[15:0]”接口处变成棕色表明被选中，单击右键选择“Make External”。




49、通过单击左键选择输出端口“Q[15:0]”，在左侧的“External Port Properties”窗口中将端口名重命名为“led”，敲键盘上的“Enter”键确认修改。




50、同样，在“clk_div”模块的“clk”接口上单击右键选择“Make External”。




51、单击图形化界面左侧的工具栏中的“Regenerate Layout”，对图形化界面中的模块及连线等重新进行布局。完成后单击 Vivado 工具左上角的保存按钮。




52、在“Sources”窗口的“Hierarchy”标签页中，在“Design Sources”下的“flow_led_bd.bd”上右击，选择“Generate Output Products”。




53、在“Synthesis Options”中选择“Out for context per IP”，然后点击“Generate”。




54、可以点击“Background”将该过程转入后台运行。




55、完成后点击“OK”。




56、在“Sources”窗口中的“flow_led_bd.bd”上右击，选择“Create HDL Wrapper”。




57、在弹出的窗口中选择第二项 “Let Vivado manage wrapper and auto-update”，点击“OK”。




58、在“Flow Navigator”栏中的“Synthesis”下点击“Run Synthesis”，然后点击“save”，再点击“OK”，右上角的进度条“Running synth_design”指示正在对工程进行综合。




综合完成之后在弹出的对话框中选择“Open Synthesized Design”，并点击“OK”，打开综合后的工程。



59、在“I/O Ports”窗口中对输入输出信号添加管脚约束。首先在“Site”一栏输入各个信号在 FPGA 芯片上引脚的位置，各信号的具体位置可查看板卡的原理图。




然后在“I/O Std”一栏通过下拉按钮选择“LVCMOS33”，将所有信号的电平标准设置 3.3V。




60、管脚分配完成后点击左上角的保存按钮，在弹出的窗口中点击“OK”。


然后在弹出的对话框中“File Name”一栏输入约束文件的名称“flow_led”，点击“OK”。



61、在右上角浅蓝色区域点击叉号，点击“OK”确认关闭“Synthesized Design”。

在“Flow Navigator”一栏中的“Program and Debug”下点击“Generate Bitstream”，此时会提示工程综合过程已经过期，点击“Yes”，再点击“OK”，工具会自动执行综合及实现过程。






62、生成比特流文件完成后，选择“Open Hardware Manager”并点击“OK”。

用 Micro USB 线连接电脑与板卡上的 JTAG 端口，并打开电源开关。

在“Hardware Manager”界面点击“Open target”，选择“Auto Connect”。

连接成功后，在目标芯片上右击，选择“Program Device”。在弹出的对话框中“Bitstream File”一栏已经自动加载本工程生成的比特流文件，点击“Program”对 FPGA 芯片进行编程。



63、下载完成后，在板上观察实验结果。

